先進(jìn)封裝，越來(lái)越模糊

編者按：在semianalysis之前的文章《先進(jìn)封裝最強(qiáng)科普》、《巨頭們的先進(jìn)封裝技術(shù)解讀》以及《巨頭們發(fā)力先進(jìn)封裝》等文章里，作者對(duì)先進(jìn)封裝的現(xiàn)狀和未來(lái)進(jìn)行了深入的解讀。在本文中，作者將深入探討 2.1D、2.3D 和 2.5D 高級(jí)封裝的模糊界限。他表示，在 IMAPS 2022 上，展示了該領(lǐng)域的許多進(jìn)步，先進(jìn)封裝行業(yè)的未來(lái)充滿活力。

如他所說(shuō)，目前有四個(gè)主要的高級(jí)封裝：

3D ——堆疊在有源硅上的有源硅——最著名的是利用 TSMC 的 SoIC CoW 的 AMD 3D V-Cache和利用 TSMC 的 SoIC WoW 的 Graphcore 的 IPU BOW 。

2.5D ——堆疊在無(wú)源硅上的有源硅——最著名的是采用 TSMC 的 CoWoS-S 的帶有 HBM 內(nèi)存的 Nvidia AI GPU和采用英特爾 Foveros 的英特爾 Meteor Lake CPU 。

Fanout RDL（帶有環(huán)氧模塑料的層壓板）——最著名的是用于 Apple 的 A 系列、S 系列和 M 系列芯片的臺(tái)積電 InFO 、ASE FoCoS 和 Amkor WLFO。

build-up ABF 基板（銅芯包覆味之素增層膜層和 RDL 層）——最著名的形式是Intel 和 AMD PC 和 Datacenter 芯片。

在大多數(shù)先進(jìn)封裝的情況下，仍使用 build-up ABF 基板。這些被稱為混合基板。

高級(jí)封裝的另一個(gè)歧義來(lái)源是工程師經(jīng)常使用有機(jī)基板這個(gè)詞。ABF 和核心扇出都包含有機(jī)環(huán)氧樹脂化學(xué)物質(zhì)。

從 2.5D 到 3D 的分類似乎很簡(jiǎn)單，但封裝品種的許多排列模糊了 2.3D 和 2.1D 之間的界限。此外，隨著這些 2.3D 和 2.1D 封裝功能的進(jìn)步，2.5D 將讓出市場(chǎng)份額。

使用英特爾的 EMIB，硅橋放置在 build-up ABF 基板的空腔內(nèi)。主要目的是避免使用昂貴的硅中介層，并使封裝超出光罩限制。EMIB 在技術(shù)上不是 2.5D 封裝，但它確實(shí)帶來(lái)了許多所謂的好處。它在成本和性能方面與純 2.5D 硅中介層或高密度扇出相比如何？雖然大家對(duì)此沒(méi)有定律，但第一代并不能與之相比。

AMD 的 MI250X GPU（上面有注釋）和 Apple 的 M1 Ultra 是一種產(chǎn)品中多種封裝的示例。不是使用硅中介層將 GPU 裸片連接到 HBM，而是在 GPU 裸片和每個(gè) HBM 之間使用硅橋。帶有嵌入式橋接的扇出類似于英特爾的 EMIB，但制造流程完全不同，扇出 RDL 與積層基板。

在 MI250X 的情況下，兩個(gè)帶有硅橋和 GPU/HBM 的獨(dú)立扇出 RDL 組件封裝在大型 ABF 基板之上。

雖然由于最大限度地減少了昂貴的硅中介層的使用，這種方法的成本在理論上較低，但與傳統(tǒng)的 2.5D 硅中介層相比，成品率損失的可能性更高。

Fanout RDL 不是一個(gè)單一的進(jìn)程。它可以用幾種不同的材料類型建造。此外，它可以是 RDL 優(yōu)先或芯片優(yōu)先流程。

無(wú)論是采用 RDL 優(yōu)先還是芯片優(yōu)先工藝流程來(lái)實(shí)現(xiàn)扇出 RDL，在放置芯片之前都無(wú)法測(cè)試已完成的混合基板。如果扇出到基板鍵合工藝，好的die可能會(huì)丟失。盡管扇出 RDL 理論上成本較低，但良率損失是繼續(xù)使用硅中介層的主要原因。由于扇出 RDL 材料、積層基板和硅之間的熱膨脹系數(shù) (CTE) 不匹配，這些良率問(wèn)題可能會(huì)擴(kuò)展到基板翹曲。

三星、Shinko、Unimicron、SPIL 和 TSMC 一直在研究首先制造 fanout RDL 的封裝工藝；然后，將扇出 RDL 鍵合在 build-up ABF 基板上。然后在最終將芯片鍵合到其上之前對(duì)鍵合的混合基板進(jìn)行測(cè)試。這稱為扇出（RDL-First 或 Chip-Last），Chip Bonding Last。每家公司都有自己的調(diào)整，其中一些使用有機(jī)或無(wú)機(jī)材料。與具有用于先進(jìn)封裝的已知良好基板相關(guān)的更高的組裝良率和物流具有巨大的優(yōu)勢(shì)。

傳統(tǒng)上，數(shù)據(jù)中心和 PC 行業(yè)的供應(yīng)鏈將已知良好的基板與已知良好的芯片相匹配。RDL-First/Chip Last，Chip Bonding Last 是首選的封裝方法，如果它可以經(jīng)濟(jì)高效地完成的話。

與扇出（chip-first 或 RDL-first）工藝相比，采用扇出（chip-first）工藝的 IC 集成更簡(jiǎn)單，成本更低。問(wèn)題是芯片優(yōu)先意味著更多已知的好芯片將失去封裝良率。隨著行業(yè)轉(zhuǎn)向更昂貴的工藝技術(shù)，這種封裝良率損失繼續(xù)主導(dǎo)著封裝工藝成本的大部分增長(zhǎng)。此外，扇出（chip-last）集成還有其他優(yōu)勢(shì)，例如更大的芯片尺寸、更大的封裝尺寸、更少的芯片移位問(wèn)題以及用于 RDL 的更精細(xì)的金屬 L/S。L/S是線間距，指的是金屬互連的寬度和它們之間的空間。

此外，非扇出技術(shù)也在改進(jìn)。思科已經(jīng)展示了與無(wú)芯有機(jī)基板相關(guān)的研究。制造這種有機(jī)中介層的主要制造步驟與積層封裝基板的制造步驟相同，只是沒(méi)有銅芯。與具有核心的標(biāo)準(zhǔn)組合 ABF 基板相比，思科展示了 10 個(gè)具有更密集 L/S 的布線層。

如今， build-up ABF 基板的 L/S 密度高達(dá) 10 微米；思科的研究表明，有機(jī)底物的尺寸降至 6 微米 L/S。核心扇出市場(chǎng)的 L/S 在 15 微米范圍內(nèi)。一些先進(jìn)的扇出，例如AMD 的 RDNA 3 GPU和聯(lián)發(fā)科網(wǎng)絡(luò)處理器，下降到 2 微米 L/S。EMIB 第一代達(dá)到 5 微米 L/S，傳聞下一代將達(dá)到 2 微米 L/S。

隨著 build-up ABF 基板的改進(jìn)，核心扇出和 HD 扇出市場(chǎng)在移動(dòng)應(yīng)用之外受到一定程度的蠶食。關(guān)于電介質(zhì)材料，光成像電介質(zhì) (PID) 目前能夠達(dá)到更精細(xì)的間距。盡管如此，如 Unimicron 所示，ABF 在表面變化方面具有許多優(yōu)勢(shì)。

Unimicorn 看起來(lái)堅(jiān)持使用修改后的 ABF，因?yàn)檫@是他們的核心競(jìng)爭(zhēng)力。細(xì)間距無(wú)芯 ABF 堅(jiān)持其現(xiàn)有的提供已知良好（混合）基板的商業(yè)模式。它們可以實(shí)現(xiàn)具有更好表面變化的 3 微米 L/S，從而可以擴(kuò)展到更高的層數(shù)。他們的無(wú)芯 ABF 基板可以與當(dāng)前先進(jìn)的扇出非常有競(jìng)爭(zhēng)力。雖然它僅限于 3 個(gè) RDL 層，但擴(kuò)展到更多層的路徑比扇出 RDL 更容易。

無(wú)芯 ABF 基板較厚，這對(duì)于移動(dòng)應(yīng)用來(lái)說(shuō)可能是一個(gè)問(wèn)題，但對(duì)于高性能應(yīng)用來(lái)說(shuō)，可靠性和性能應(yīng)該更好。

在追L/S的時(shí)候，Amkor SLIM和ASE SPIL NTI可以做到0.4微米和0.5微米。兩者都僅限于第一層上的這些細(xì)間距。

ASE SPIL 將其扇出 RDL 展示為比用于將 HBM 裸片連接到 SOC 的 2.5D 高級(jí)封裝具有更高性能。ASE SPIL 聲稱具有更好的眼圖高度和更少的損耗減少，從而允許更高的信號(hào)速率和更少的封裝噪聲。

雖然 build-up ABF 基板仍將是先進(jìn)封裝市場(chǎng)的基礎(chǔ)，但隨著向無(wú)芯基板的過(guò)渡，它們的性能和密度正在提高。此外，由于 Unimicron 顯示出優(yōu)異的表面變化特性，這些基于 ABF 的基板可以達(dá)到更高的層數(shù)，如 Cisco 所示。在許多用例中，ABF 基板正在趕上并超越扇出 RDL。

隨著 RDL 扇出進(jìn)入以前僅由 2.5D 中介層占用的應(yīng)用，成本和產(chǎn)量也是必不可少的因素。帶有硅橋的扇出工藝開(kāi)始興起，但不使用硅橋?qū)?ASIC 與 HBM 集成的新工藝也越來(lái)越接近生產(chǎn)。扇出和 ABF 基板的這些進(jìn)步正在迅速模糊高級(jí)封裝之間的界限。

在評(píng)估 2.1D 到 2.5D 領(lǐng)域的高級(jí) IC 封裝時(shí)，需要考慮多個(gè)變量。焊盤間距、L/S 和層數(shù)是必不可少的因素，但可靠性、翹曲問(wèn)題、封裝成本、產(chǎn)量和封裝尺寸也在考慮之中。

未來(lái)，在標(biāo)準(zhǔn) build-up ABF 基板上封裝無(wú)芯 ABF 基板的混合基板可能是某些用例的最佳選擇。在其他情況下，封裝在標(biāo)準(zhǔn) build-up ABF 基板之上的芯片優(yōu)先扇出 RDL 可能是另一個(gè)用例的最佳選擇。隨著裸片數(shù)量和類型的異構(gòu)集成多樣性，評(píng)估與封裝有關(guān)的權(quán)衡變得更具挑戰(zhàn)性。

本文摘自：半導(dǎo)體行業(yè)觀察

免責(zé)聲明 | 部分素材源自網(wǎng)絡(luò)，轉(zhuǎn)載僅作為行業(yè)分享交流，不代表本公司觀點(diǎn)，版權(quán)歸原作者所有。如涉侵權(quán)，請(qǐng)聯(lián)系我們處理。另外，如若轉(zhuǎn)載本文，請(qǐng)標(biāo)明出處。如有侵權(quán)，請(qǐng)聯(lián)系刪除